做了這么多年硬件我越來(lái)越覺(jué)得PCB布局布線才是整個(gè)產(chǎn)品設(shè)計(jì)里最磨人、也最見(jiàn)功力的環(huán)節(jié)。原理圖決定功能能不能實(shí)現(xiàn)而PCB布局布線決定功能能不能穩(wěn)定實(shí)現(xiàn)。尤其是現(xiàn)在芯片速率越來(lái)越快、電源電壓越來(lái)越低多層板幾乎成了標(biāo)配層疊怎么疊、走線怎么布、地怎么割這些細(xì)節(jié)直接決定板子會(huì)不會(huì)成為“能點(diǎn)亮但沒(méi)法量產(chǎn)”的廢板。這篇就結(jié)合我自己的實(shí)際項(xiàng)目經(jīng)驗(yàn)把PCB布局布線的核心要求、多層板疊層設(shè)計(jì)原則以及一些高頻踩坑點(diǎn)一次性講透。適合剛?cè)胄械挠布こ處?、想自己畫板的電子?ài)好者也適合被EMC測(cè)試折磨得想摔板的兄弟們參考。1. 布局思路先定大局再摳細(xì)節(jié)布局和布線雖然是兩個(gè)環(huán)節(jié)但布局的質(zhì)量直接決定了布線的成敗。我見(jiàn)過(guò)太多人上來(lái)就急著拉線結(jié)果布到一半發(fā)現(xiàn)信號(hào)繞了半個(gè)板子、電源回路亂七八糟只能推倒重來(lái)。所以布局這個(gè)階段值得多花時(shí)間后面布線會(huì)順利得多。1.1 模塊化分區(qū)是第一優(yōu)先級(jí)拿到原理圖別急著擺器件。先把整塊板子按照功能模塊劃分好區(qū)域再做器件擺放。一般我會(huì)在PCB軟件里先把板框畫出來(lái)然后按“數(shù)字區(qū)—模擬區(qū)—電源區(qū)—接口區(qū)”的方式在心里過(guò)一遍大致的功能分區(qū)。核心原則就一句話信號(hào)流向要順高速數(shù)字要遠(yuǎn)離模擬敏感區(qū)強(qiáng)電和弱電要隔離發(fā)熱器件要照顧散熱和風(fēng)流通道。舉個(gè)實(shí)際例子我做過(guò)一塊帶MCU和高速ADC的數(shù)據(jù)采集板一開(kāi)始器件擺得比較隨意結(jié)果ADC的模擬輸入走線要繞到板子另一側(cè)才能進(jìn)芯片中間還穿過(guò)了數(shù)字總線下方的縫隙最終二階諧波噪聲始終壓不下去。后來(lái)把ADC放到板邊、模擬輸入接口正對(duì)角的位置模擬走線直進(jìn)芯片噪聲一下就降下來(lái)了。所以布局階段最該做的幾件事如下先按信號(hào)流向擺放核心器件從輸入接口到處理芯片再到輸出接口大體呈直線或L型。MCU/DSP/FPGA這類大芯片放中間周邊留出走線通道和去耦電容位置。電源模塊DCDC、LDO盡量靠近其所供電的器件放置減少電源走線跨度。晶振、時(shí)鐘芯片這類高阻抗敏感器件必須緊靠對(duì)應(yīng)引腳周圍空地盡量包地。1.2 模擬數(shù)字分區(qū)、高低壓隔離不能含糊模擬電路對(duì)噪聲極其敏感特別是微弱信號(hào)采集前端哪怕幾十微伏的干擾都會(huì)直接把精度拉垮。所以模擬區(qū)、數(shù)字區(qū)一定要明確分開(kāi)不能在布局上交叉混放。具體操作上很多新手會(huì)搞混一個(gè)概念分地不是讓你把地平面割成兩塊而是通過(guò)布局分區(qū)讓回流電流自然分離。地平面本質(zhì)上還是要完整的只是數(shù)字電流和模擬電流在物理位置上不要共享回流路徑然后在接口附近單點(diǎn)接在一起。另外高低壓隔離是個(gè)容易被忽視的布局點(diǎn)。如果你做的是開(kāi)關(guān)電源或者帶強(qiáng)電的部分爬電距離一定要保證。一般220V側(cè)與低壓側(cè)之間建議開(kāi)槽處理槽寬至少4mm以上安規(guī)要求嚴(yán)格的項(xiàng)目可能要到6mm甚至8mm。開(kāi)槽不光是心理安慰它能把高壓側(cè)的爬電路徑直接切斷對(duì)通過(guò)安規(guī)認(rèn)證非常有效。我做過(guò)一款反激式開(kāi)關(guān)電源的PCB初次級(jí)之間除了隔離帶之外還在變壓器下方開(kāi)了槽。開(kāi)槽前EMC預(yù)測(cè)試時(shí)輻射超標(biāo)嚴(yán)重開(kāi)槽之后整個(gè)高壓側(cè)干擾對(duì)低壓側(cè)的影響明顯下降幾乎是立竿見(jiàn)影的效果。2. 布線規(guī)則電流、信號(hào)、阻抗三條線都得算清楚布局定下來(lái)之后布線就容易入手上路了。但說(shuō)到布線本身很多人的理解還停留在“連上就行、盡量短”的層面。真正要布好線三個(gè)維度都要考慮齊全載流能力、信號(hào)完整性和阻抗控制。這三個(gè)維度對(duì)應(yīng)著三個(gè)先行計(jì)算先算線寬能過(guò)多少電流、再定走線路徑和拓?fù)湓趺醋卟挪黄茐男盘?hào)形狀、最后確認(rèn)關(guān)鍵信號(hào)線是否需要控阻抗以及用幾條線搭配什么線寬線距來(lái)實(shí)現(xiàn)。2.1 線寬與電流的關(guān)系別再憑感覺(jué)了之前有網(wǎng)友問(wèn)過(guò)“PCB 0.3mm走線能過(guò)多少電流”這個(gè)問(wèn)題非常典型幾乎每個(gè)做電源的人都遇到過(guò)。我直接給結(jié)論在1oz約35um銅厚、環(huán)境溫度25攝氏度、允許溫升20攝氏度左右的條件下0.3mm線寬大概能過(guò)0.5A左右電流走線越短散熱條件越好還能再高一些但盡量不要長(zhǎng)時(shí)間滿負(fù)荷跑。比較靠譜的經(jīng)驗(yàn)做法是參考IPC-2221標(biāo)準(zhǔn)里的載流曲線。如果不想查曲線用工程經(jīng)驗(yàn)估算也夠用1oz銅厚下1mm線寬按1A載流來(lái)估算是比較保守且余量充足的方案。線寬再寬一點(diǎn)4-6mil約0.1-0.15mm的信號(hào)線屬于常規(guī)數(shù)字信號(hào)的走線尺度而真正要過(guò)功率的電源線、地線建議至少1mm起步必要時(shí)還要做鋪銅加強(qiáng)。如果你做的是大電流DCDC模塊比如5A以上的輸出那線寬就得大幅加寬這種情況下我一般直接用鋪銅來(lái)解決同時(shí)配合過(guò)孔陣列來(lái)連接不同層的大電流路徑。千萬(wàn)別圖省事把兩個(gè)層的銅皮用一個(gè)過(guò)孔連接那個(gè)過(guò)孔的載流能力可能比整條走線還小最終瓶頸卡在過(guò)孔上。2.2 走線最短原則與3W法則的取舍布線最基礎(chǔ)的要求就是走線盡量短。信號(hào)線越短走線寄生電感和電阻越小對(duì)高頻信號(hào)的衰減和延遲也就越小。尤其時(shí)鐘線、敏感數(shù)據(jù)線線長(zhǎng)一米是一米直接影響信號(hào)時(shí)序裕量。但“最短”不是讓你把所有線都當(dāng)成點(diǎn)在連因?yàn)閷?shí)際板子往往空間受限必然有走線要繞。這種情況下繞線要保持回流路徑的連續(xù)性盡量避免跨分割區(qū)走線。比如四層板第三層是完整地平面那么頂層信號(hào)走線跨過(guò)地的分割槽時(shí)信號(hào)回流電流就得繞道這個(gè)環(huán)路面積變大以后輻射噪聲和串?dāng)_都會(huì)上升。3W法則說(shuō)的是平行走線之間的中心間距至少達(dá)到線寬的3倍這樣可以有效減小相鄰信號(hào)線之間的電磁耦合串?dāng)_。實(shí)踐中對(duì)于關(guān)鍵信號(hào)線比如時(shí)鐘線、復(fù)位線、高阻模擬線我一般會(huì)拉大到3W以上普通的地址數(shù)據(jù)總線則適當(dāng)放寬到1.5W到2W即可畢竟空間有限也不可能每條線都按3W來(lái)走。2.3 晶振、差分線、時(shí)鐘線的專門處理晶振布線的核心要求是靠近芯片時(shí)鐘引腳越近越好。誤差容忍度一般在200mil之內(nèi)才算合格有些高速芯片甚至要求100mil以內(nèi)。晶振下方除了焊盤不能有其他信號(hào)線穿過(guò)否則高頻振蕩信號(hào)會(huì)耦合到下層的走線上。晶振周邊的地要布得密一些有條件的話直接把晶振圈起來(lái)包地處理。差分線的處理比如USB、HDMI、RS485這類差分信號(hào)要求是兩條線等長(zhǎng)、等距、盡可能同層走線中間不要打過(guò)孔。等長(zhǎng)的目的很好理解是要保證差分對(duì)內(nèi)的兩個(gè)信號(hào)到達(dá)接收端的時(shí)刻一致否則會(huì)產(chǎn)生共模分量反過(guò)來(lái)惡化EMC。等距是保證差分阻抗穩(wěn)定這個(gè)可以通過(guò)計(jì)算差分阻抗來(lái)控制線寬線距USB2.0一般是90歐姆差分阻抗HDMI一般是100歐姆。如果差分對(duì)內(nèi)等長(zhǎng)對(duì)不上怎么處理呢我的習(xí)慣是在信號(hào)末端做蛇形補(bǔ)償并且補(bǔ)償?shù)匿忼X盡量緊密蛇形之間間距至少3倍線寬以上不要讓補(bǔ)償段產(chǎn)生額外耦合。3. 多層板疊層設(shè)計(jì)原則每一層的角色都要明確多層板不是單層板、雙面板的簡(jiǎn)單堆疊每一層都有定位和角色。疊層設(shè)計(jì)做得好信號(hào)完整性、電源完整性、EMC問(wèn)題都能省掉一大半事情。做得不好后面所有布局布線的努力都會(huì)打折扣。3.1 四層板經(jīng)典疊層大多數(shù)項(xiàng)目的穩(wěn)妥之選四層板是目前綜合成本和性能最均衡的選擇。常見(jiàn)疊層方案是L1信號(hào)、L2地、L3電源、L4信號(hào)。L2完整地平面緊貼頂層信號(hào)頂層所有信號(hào)的回流路徑最短EMI輻射也最小。L3作為電源平面在L2地平面下方兩者重疊面積大形成天然的平板電容對(duì)電源噪聲有不錯(cuò)的抑制作用。另一種方案是L1信號(hào)、L2地、L3信號(hào)、L4電源。這種方案把兩個(gè)信號(hào)層放在中間高頻信號(hào)特性也不錯(cuò)但外層走線的回流路徑會(huì)繞一些設(shè)計(jì)中要更注意信號(hào)不要跨分割。我自己的習(xí)慣是只要不是特別大密度的板子優(yōu)先選第一種SG信號(hào)-地、SP電源雙內(nèi)含層模式。四層板的核心要點(diǎn)是中間兩個(gè)平面層要么做完整地平面要么做完整的電源分割平面盡量不要在平面層上走信號(hào)線。一旦平面層被信號(hào)線切開(kāi)參考平面的連續(xù)性就破壞了回流路徑變長(zhǎng)EMC性能會(huì)明顯變差。3.2 六層及以上疊層信號(hào)層要相鄰地層板子密度大、信號(hào)速率高的時(shí)候四層板就不夠用了。六層板比較常見(jiàn)的疊層是L1信號(hào)、L2地、L3信號(hào)、L4電源、L5地、L6信號(hào)。這個(gè)方案的優(yōu)勢(shì)是每一層信號(hào)都有一側(cè)緊鄰?fù)暾仄矫孢@種結(jié)構(gòu)是目前信號(hào)完整性最好的標(biāo)準(zhǔn)配置之一。L3信號(hào)夾在L2地、L4電源之間如果L4電源也做了完整平面L3信號(hào)的回流就有了兩個(gè)參考平面可選靈活性很大。疊層設(shè)計(jì)有一條硬性規(guī)則高速信號(hào)層必須緊鄰?fù)暾麉⒖计矫孀詈檬堑仄矫骈g距越小耦合越強(qiáng)回流路徑越短。相對(duì)層位置關(guān)系也會(huì)影響板子機(jī)械強(qiáng)度和翹曲度。銅箔分布盡量均勻避免某幾層全是銅、某幾層幾乎沒(méi)銅這樣過(guò)回流焊時(shí)板子不容易翹曲。層疊對(duì)稱一般指層壓結(jié)構(gòu)上下對(duì)稱比如六層板的L2也是地、L5也是地這樣整個(gè)板層應(yīng)力平均分布可靠性更高。3.3 電源平面的分割與縫合別為了分區(qū)把地割爛多層板上的電源平面往往需要分割成多路電壓比如3.3V、1.8V、5V各自占一塊區(qū)域。分割的原則是讓每一路電源對(duì)應(yīng)的芯片盡量位于同一塊分割區(qū)域內(nèi)減少跨分割的電源走線。但地的分割就要非常小心了我見(jiàn)過(guò)很多人為了模擬地和數(shù)字地隔離硬生生把整個(gè)地平面劈成兩半結(jié)果高速數(shù)字信號(hào)跨過(guò)縫隙走回源頭的時(shí)候被逼繞了很大一圈輻射反而更嚴(yán)重。現(xiàn)在的主流做法是地平面不進(jìn)行物理分割讓數(shù)字地、模擬地在地平面上靠器件布局和走線方向自然形成分區(qū)然后在一個(gè)合理的點(diǎn)單點(diǎn)連接。如果確實(shí)需要割地也要確保高速信號(hào)不跨越分割縫。分割縫位置要選擇和信號(hào)走線方向一致的方向這樣才能盡量保證沒(méi)有關(guān)鍵信號(hào)線在分割縫上方穿行。如果實(shí)在繞不開(kāi)跨分割了可以在分割縫上跨一個(gè)100nF貼片電容做縫合給回流電流提供一個(gè)高頻通路。電源完整性方面還要提一個(gè)常見(jiàn)操作電源分割區(qū)域邊緣到地平面邊緣的距離盡量留一點(diǎn)不要貼到板邊。板邊是整個(gè)板子EMI發(fā)射最集中的區(qū)域電源層離板邊太近會(huì)讓噪聲直接輻射出去通常留2mm以上會(huì)比較穩(wěn)妥。4. 高性能電路布局三大實(shí)戰(zhàn)要點(diǎn)AD/DA、時(shí)鐘與電源噪聲前面講的是通用原則這個(gè)章節(jié)我結(jié)合幾次實(shí)際項(xiàng)目專門說(shuō)說(shuō)高性能電路板里最容易出問(wèn)題的三個(gè)點(diǎn)AD/DA電路、晶振/時(shí)鐘電路、電源去耦。這三塊是混頻器、采集板、通信板設(shè)計(jì)里的重災(zāi)區(qū)也是很多工程師調(diào)試時(shí)候頭禿的根源。4.1 AD/DA電路模擬輸入走線是命根子ADC/DAC對(duì)噪聲的敏感程度遠(yuǎn)超普通數(shù)字芯片。這里說(shuō)的噪聲一部分來(lái)自電源紋波另一部分來(lái)自數(shù)字信號(hào)耦合。布局上模擬輸入走線要盡量與其他走線拉開(kāi)距離特別不能與數(shù)字走線平行長(zhǎng)距離貼近否則數(shù)字跳變信號(hào)會(huì)通過(guò)寄生電容串?dāng)_到模擬通道。時(shí)鐘信號(hào)是另一個(gè)容易被忽略的干擾源。很多ADC需要外部輸入采樣時(shí)鐘而采樣時(shí)鐘的抖動(dòng)直接決定了ADC的信噪比。時(shí)鐘走線要遠(yuǎn)離模擬輸入走線并且盡量走內(nèi)層、用地包圍減少外部干擾耦合。時(shí)鐘走線終端要靠近ADC時(shí)鐘引腳放置端接電阻避免時(shí)鐘信號(hào)振鈴。布局上我一般會(huì)把數(shù)字接口、電源去耦電容放在ADC芯片的一側(cè)模擬輸入接口在另一側(cè)形成天然隔離帶。芯片下方的模擬地和數(shù)字地在芯片封裝下面以最短路徑連接到同一個(gè)地平面避免形成額外環(huán)路。4.2 電源去耦網(wǎng)絡(luò)不是電容越多越好電源去耦是很多人容易走過(guò)的一個(gè)極端一看到電源引腳就堆電容。實(shí)際上電源去耦一定要按電容的自諧振頻率來(lái)排列。常見(jiàn)的做法是大容值電解電容或鉭電容負(fù)責(zé)低頻儲(chǔ)能多顆小容值陶瓷電容負(fù)責(zé)高頻濾波。典型組合是10uF鉭電容加0.1uF陶瓷電容再加0.01uF高頻陶瓷電容組合使用。擺放位置比容值選擇更加關(guān)鍵。小容值陶瓷電容必須緊挨著電源引腳放置距離越短越好中間不能打過(guò)孔。很多人圖省事把去耦電容放得比較遠(yuǎn)實(shí)際上起作用的是電容引腳到芯片電源引腳的走線電感不是電容本身。走線越長(zhǎng)電感越大高頻濾波效果越差。我自己的經(jīng)驗(yàn)是去耦電容下方的回流過(guò)孔必須直接打到芯片正下方的地平面不要把去耦電容的接地端走很遠(yuǎn)再接回地過(guò)孔。這樣電容的高頻環(huán)路面積才能最小化去耦效果才出得來(lái)。0.1uF和0.01uF的小電容回流路徑稍有延長(zhǎng)本來(lái)該濾掉的噪聲就漏過(guò)去了。4.3 開(kāi)關(guān)電源布局與銅皮挖空的正確操作開(kāi)關(guān)電源PCB的布局核心是功率環(huán)路面積要小。以反激電源為例高頻變壓器原邊側(cè)有非常高的dv/dt和di/dt如果原邊環(huán)路的面積做得太大整個(gè)板子就成了一個(gè)輻射天線。所以原邊電容到變壓器再到開(kāi)關(guān)管的環(huán)路要盡可能緊湊走線要寬而短。功率地、信號(hào)地、控制地這些電位雖然同名但回流路徑和噪聲水平完全不同。布局時(shí)候要將功率地電流路徑跟模擬信號(hào)地路徑分開(kāi)最好在電源IC的反饋檢測(cè)位置單點(diǎn)匯合。反饋分壓電阻要靠近電源芯片的FB引腳擺放走線短而直避免靠近電感和開(kāi)關(guān)節(jié)點(diǎn)這些高dv/dt區(qū)域。關(guān)于銅皮挖空很多人在AD20里不知道怎么操作。挖空的作用主要是在某些高壓隔離區(qū)或天線凈空區(qū)域摳掉銅皮防止銅皮導(dǎo)致的寄生電容或天線效應(yīng)。AD20里操作很簡(jiǎn)單放置實(shí)心區(qū)域Solid Region設(shè)置凈空區(qū)域?qū)傩匀缓笤阢~皮管理器里設(shè)置這個(gè)區(qū)域的優(yōu)先級(jí)或者直接在鋪銅管理里將需要挖空的部分畫一個(gè)keepout層區(qū)域重新鋪銅后就能自動(dòng)避讓。5. 層疊厚度、過(guò)孔與工藝參數(shù)別等到打樣才后悔布局布線做得再漂亮工藝參數(shù)沒(méi)匹配上也白搭。這里聊幾個(gè)跟多層板工藝強(qiáng)相關(guān)的參數(shù)下單前一定要核對(duì)清楚。5.1 層疊厚度與板材選擇直接決定阻抗和機(jī)械強(qiáng)度層疊厚度主要由板材類型、半固化片厚度和銅箔厚度決定。常規(guī)FR-4板材多層板總厚度可以做到1.0mm、1.2mm、1.6mm、2.0mm等規(guī)格其中1.6mm是最常規(guī)的選擇。如果板子面積大、器件重建議加厚到2.0mm增強(qiáng)板卡強(qiáng)度如果空間緊張、連接器矮小1.0mm或1.2mm更合適。關(guān)鍵信號(hào)線需要控阻抗時(shí)阻抗主要由線寬、線距、介質(zhì)層厚度和介電常數(shù)決定。同一線寬介質(zhì)層越薄阻抗越低。因此設(shè)計(jì)高阻抗線時(shí)要給夠線寬設(shè)計(jì)低阻抗線時(shí)要考慮參考平面和介質(zhì)厚度。這塊經(jīng)驗(yàn)不足的話建議直接問(wèn)板廠要幾組常用阻抗的計(jì)算參數(shù)比自己悶頭算靠譜得多。銅箔厚度方面常規(guī)外層1oz、內(nèi)層0.5oz是標(biāo)配。有較大電流需求的走線或鋪銅區(qū)域可以把該層整體加厚到2oz。但注意內(nèi)層銅厚加厚會(huì)影響阻抗和層壓厚度必須提前跟板廠確認(rèn)。5.2 過(guò)孔選型與載流能力拆解一個(gè)高頻錯(cuò)誤過(guò)孔是PCB上最容易出問(wèn)題但又最容易被忽略的地方。標(biāo)準(zhǔn)鉆孔直徑0.2mm到0.3mm左右焊環(huán)寬度建議單邊至少0.15mm以上。如果是大電流路徑需要用過(guò)孔陣列來(lái)分流單個(gè)0.3mm孔徑過(guò)孔的通流能力大約在0.5A到1A之間具體取決于孔壁鍍銅厚度。我見(jiàn)過(guò)一個(gè)電源項(xiàng)目輸出走了兩層大銅皮銅皮寬度和厚度都足夠結(jié)果連接兩層銅皮的過(guò)孔只放了兩個(gè)。滿載測(cè)試時(shí)過(guò)孔先燒黑銅皮還完好。后面改成10個(gè)過(guò)孔陣列并聯(lián)溫度降下來(lái)十幾度。這類問(wèn)題不是原理圖能看出來(lái)的只有做PCB設(shè)計(jì)時(shí)認(rèn)真估算過(guò)孔數(shù)量和載流能力才能避免。過(guò)孔還有一個(gè)重要作用是連接地平面。多層板里的關(guān)鍵芯片、關(guān)鍵走線旁邊盡量多打地孔這樣能有效縮短回流路徑并抑制EMC輻射。針對(duì)高速信號(hào)換層處信號(hào)過(guò)孔旁邊要有相鄰的地過(guò)孔陪著這樣才能保證換層瞬間回流路徑也是連續(xù)的。這種“陪伴地孔”的做法是信號(hào)完整性設(shè)計(jì)里的基本功別省。5.3 工藝邊、拼板與Mark點(diǎn)量產(chǎn)前必須考慮的事如果你做的是要貼片量產(chǎn)的板子那設(shè)計(jì)階段就得考慮貼片生產(chǎn)的需求。PCB必須預(yù)留工藝邊加V-cut或者郵票孔拼板方便SMT產(chǎn)線流轉(zhuǎn)。拼板的連接點(diǎn)要規(guī)則拼板方向盡量一致減少貼片轉(zhuǎn)角度的時(shí)間。Mark點(diǎn)是貼片機(jī)的定位基準(zhǔn)一般在對(duì)角線上放置至少兩個(gè)直徑1mm的圓形焊盤周圍要留出凈空區(qū)域不能被銅皮包圍。沒(méi)有Mark點(diǎn)的板子在貼片時(shí)會(huì)非常痛苦很多貼片廠會(huì)直接拒單或者加收手工費(fèi)。另一個(gè)量產(chǎn)相關(guān)問(wèn)題就是板廠的工藝極限。最小線寬線距、最小孔徑、最小環(huán)寬這些參數(shù)各家板廠都有差異設(shè)計(jì)前先跟板廠確認(rèn)這些參數(shù)極限值能省掉很多來(lái)回溝通的時(shí)間。常規(guī)而言6mil線寬、0.25mm孔徑在大多數(shù)板廠都能做但如果你走的是5mil以下或0.2mm以下的孔一定要提前跟板廠確認(rèn)。6. 常用工具與常見(jiàn)問(wèn)題排查技巧最后整理一下日常工作中高頻遇到的問(wèn)題處理方式包括AD、Cadence、嘉立創(chuàng)EDA等工具的使用心得以及DRC、Gerber導(dǎo)出等環(huán)節(jié)的避坑經(jīng)驗(yàn)。6.1 DRC檢查是兜底不是萬(wàn)能很多人把DRC檢查當(dāng)成救命稻草以為跑一遍DRC沒(méi)報(bào)錯(cuò)就可以放心投板了。實(shí)際上DRC只能檢查設(shè)計(jì)規(guī)則類錯(cuò)誤比如短路、間距不足、未連接網(wǎng)絡(luò)等它檢查不了信號(hào)完整性問(wèn)題也發(fā)現(xiàn)不了布局不合理的問(wèn)題。項(xiàng)目投板前我基本都會(huì)按以下清單過(guò)一遍電源網(wǎng)絡(luò)載流是否足夠用電流分布或者目測(cè)關(guān)鍵路徑線寬。關(guān)鍵高速信號(hào)走線長(zhǎng)度是否過(guò)長(zhǎng)是否跨分割區(qū)。去耦電容位置是否足夠靠近芯片電源引腳。地孔是否在關(guān)鍵信號(hào)換層處伴隨齊全。晶振區(qū)域是否有其他走線穿過(guò)。模擬和數(shù)字區(qū)域是否有明顯的交叉。散熱焊盤是否處理正確比如大面積銅皮和元件焊盤相連時(shí)是否做了熱焊盤處理。AD20里運(yùn)行DRC前要花點(diǎn)時(shí)間把規(guī)則設(shè)置好特別是間距規(guī)則、線寬規(guī)則、過(guò)孔規(guī)則。AD20支持按網(wǎng)絡(luò)分類設(shè)置規(guī)則比如電源類網(wǎng)絡(luò)可以單獨(dú)設(shè)置較寬的線寬規(guī)則普通信號(hào)線則限制在較窄范圍內(nèi)。這樣布線時(shí)AD會(huì)自動(dòng)匹配DRC也不容易誤報(bào)。6.2 Gerber導(dǎo)出常見(jiàn)問(wèn)題與文件轉(zhuǎn)換Gerber文件是交給板廠生產(chǎn)的標(biāo)準(zhǔn)數(shù)據(jù)格式AD導(dǎo)出Gerber時(shí)要注意單位選擇、格式選擇、層面選擇。一般選公制單位精度選2:5格式層面包含所有信號(hào)層、平面層、絲印層、阻焊層、助焊層和鉆孔文件。有同學(xué)問(wèn)過(guò)gerber文件怎么轉(zhuǎn)回PCB文件。嚴(yán)格來(lái)說(shuō)Gerber是生產(chǎn)文件不包含器件的電氣屬性轉(zhuǎn)回PCB也只是轉(zhuǎn)成了圖形沒(méi)有原理圖網(wǎng)絡(luò)信息。如果真的要用Gerber恢復(fù)PCB一般要用CAM軟件導(dǎo)入再配合逆向工具或者用AD的快速導(dǎo)入功能把Gerber圖形轉(zhuǎn)為PCB對(duì)象。應(yīng)急用可以想完全恢復(fù)原始可編輯工程是不現(xiàn)實(shí)的。Cadence的PCB文件轉(zhuǎn)AD格式同理AD可以直接導(dǎo)入Allegro的.brd文件但復(fù)雜設(shè)計(jì)的兼容性問(wèn)題還是會(huì)有比如特殊過(guò)孔、銅皮形狀、疊層信息可能丟失。如果公司內(nèi)部有跨工具項(xiàng)目建議先溝通好數(shù)據(jù)交換格式或用中間格式如ODB過(guò)渡。6.3 嘉立創(chuàng)EDA與PADS等常用工具心得嘉立創(chuàng)EDA這幾年進(jìn)步很快原理圖和PCB一體化聯(lián)動(dòng)很方便而且完全免費(fèi)非常適合初學(xué)者上手做中小型項(xiàng)目。它和主流商業(yè)軟件的區(qū)別主要在于部分高級(jí)功能規(guī)則設(shè)置、高速仿真、多板聯(lián)合設(shè)計(jì)方面不如AD和Cadence完善。但如果你設(shè)計(jì)的板子信號(hào)速率不高、層數(shù)不多嘉立創(chuàng)EDA完全夠用。PADS的報(bào)錯(cuò)自動(dòng)關(guān)閉問(wèn)題這個(gè)問(wèn)題已經(jīng)困擾很多人很久了。常見(jiàn)誘因是文件路徑里有中文字符或者特殊符號(hào)軟件解碼失敗導(dǎo)致崩潰。處理辦法是盡量讓工程文件路徑保持純英文同時(shí)定期備份并勾選自動(dòng)保存。如果打開(kāi)特定文件就閃退可以嘗試將文件另存為低版本格式再打開(kāi)往往可以繞過(guò)文件損壞的坑。還有一個(gè)常見(jiàn)的鏡像技巧是AD里走線看不到中心點(diǎn)的問(wèn)題這種情況多數(shù)是因?yàn)轱w線層或走線顯示模式設(shè)置問(wèn)題。選中走線后在屬性面板里調(diào)整顯示方式或者按快捷鍵切換走線模式中心點(diǎn)一般就會(huì)回來(lái)了。設(shè)計(jì)軟件的使用沒(méi)有那么玄學(xué)多數(shù)問(wèn)題都能通過(guò)“問(wèn)搜索引擎、查官方文檔、試最小復(fù)現(xiàn)工程”三步解決。做了這么多年P(guān)CB我最大的體會(huì)是設(shè)計(jì)規(guī)則不是束縛而是一個(gè)個(gè)前輩用板子燒出來(lái)的血淚教訓(xùn)?，F(xiàn)在的EDA工具越來(lái)越智能化但工具不會(huì)替你思考布局合不合理、疊層醒不醒、關(guān)鍵信號(hào)有沒(méi)有被保護(hù)這些判斷還是要靠工程師自己來(lái)完成。每次畫板到最后階段我都會(huì)放慢節(jié)奏把每一路電源回路、每一條高速信號(hào)線、每一顆去耦電容的位置再掃一遍。這個(gè)習(xí)慣救過(guò)我好幾次希望這篇文章里的經(jīng)驗(yàn)也能幫你少走幾條彎路。