剛接觸四層板的朋友常常有種錯覺四層板嘛就是把兩層板中間塞進去一層電源、一層地該鋪銅鋪銅該打孔打孔完事。等板子真的做回來一上電ADC讀數飄得跟心電圖似的或者紋波大得讓人懷疑人生才開始意識到——四層板的設計重心不在“多兩層”而在怎么把這兩層規(guī)劃成可靠的參考平面。我見過太多設計中電源層和地層確實“分了”但也僅僅分了而已銅箔割得七零八落到處是孤島跨分割走線滿天飛……今天這篇就從ADAltium Designer里四層板的電源層與地層分割實操出發(fā)把哪些該切、哪些不該切、怎么切才不出事一次說清楚。這篇文章不是基礎到點燈的四層板入門也不是高大上的高速仿真理論就是圍繞“分割”兩個字展開的實戰(zhàn)經驗總結。適合已經開始畫四層板、或者正準備從兩層板跳到四層板的朋友重點解決三個問題第一疊層怎么選為什么回流路徑比“鋪滿一整層”更值得關注第二地層到底動不動刀什么情況下必須分地、什么情況下分了反而出事第三電源層怎么實現多電壓域的分割AD里從設置到檢查的完整動作是什么。1. 從兩層到四層變化的不是層數是“參考平面”思維1.1 四層板到底多了什么兩層板時期大家習慣了“一面走線、一面整塊地鋪銅”的做法。到了四層板多出來的兩層通常被分配給電源和地很多人本能地延續(xù)兩層板的思路電源嘛找一層鋪滿3.3V地嘛找一層鋪滿GND。這種做法沒有錯但只做對了一半。四層板真正的價值在于每一層銅箔都可以成為其他層信號走線的參考平面。參考平面為信號提供了一條緊貼走線的低阻抗回流路徑信號回流不再需要費勁地在地線上繞路而是直接走平面上的鏡像區(qū)域。層數越多信號離參考平面越近環(huán)路面積就越小對外輻射和被外界干擾的敏感度都隨之降低。這也是為什么同樣的電路兩層板調不好的EMC問題換到四層板往往自然就好了。但也正因如此四層板暴露出一個兩層板時代不明顯的問題如果你把電源層或地層的銅箔切得七零八落每一切一刀都是給回流路徑筑起一道籬笆?；h笆越多環(huán)路越大四層板的美好設想就變成了一個處處潛藏陷阱的迷宮。1.2 疊層排序地平面要當“最近鄰”四層板常見的疊層方案主要有兩種先看對比疊層方案層順序適用場景優(yōu)勢需要注意方案ATop信號 / L2地 / L3電源 / Bottom信號最常規(guī)的通用數字板頂層信號回流直接走L2地路徑最短地平面完整性最容易保證電源層在L3底層信號參考面的連續(xù)性取決于L3電源層是否完整方案BTop信號 / L2電源 / L3地 / Bottom信號電源網絡較多、需要電源層離底層更近的情況兩個外層各有一個完整平面作參考L2電源若被分割頂層高速信號回流要小心跨分割問題我給大多數項目推薦方案A第二層放完整地平面第三層放電源層。原因很簡單頂層通常是信號最密集、速率最高的層讓地平面緊貼它回流路徑最短、最舒服。如果第二層是電源層而這層因為多電壓域切了好幾刀那么頂層高速信號下方被這些切縫切斷回流就會被迫繞路等于白上了一層。你可能會問底層信號怎么辦底層信號上方最近的是L3電源層這個物理上沒問題只要你在布線時保證底層高速信號下方對應的L3區(qū)域不是被分割的空隙或者干脆讓底層只走低速控制線就足夠了。所以“信號-地-電源-信號”這個排序是四層板里性價比最高的默認選擇。1.3 回流電流為什么一個完整的平面比整層鋪滿更重要這里必須花點篇幅把回流電流講透因為后面所有分割決策本質上都是在和回流做博弈。信號從發(fā)送端管腳出發(fā)經過走線到達接收端電流回到源端也需要一條路徑。低頻時回流電流會走直流電阻最小的路徑通常是直線高頻時回流電流更愿意走感抗最小的路徑也就是信號走線正下方最近參考平面上的那一塊鏡像區(qū)域。走線下面的平面銅箔就像河面上的倒影一樣信號往哪走回流就貼在哪保持在垂直投影附近。如果這個平面被分割出一條縫隙回流就不可能再貼著原來的路徑走只能繞到縫隙兩端找一條更遠的通路。這一繞信號環(huán)路面積驟然變大相當于在板子里埋了一根小天線向外輻射干擾也更容易接收外界的噪聲。對于ADC這類模擬電路這個噪聲會直接反映到采樣結果上對于高速數字信號則表現為時序余量變差、誤碼率上升。所以判斷一次分割是否合理只有一個標準分割之后關鍵信號的回流路徑是不是被切斷了如果一條高速線在頂層走第二層地完整那怎么分割都不怕如果一條線走在地層被切開的位置上方哪怕你只切了一條20mil的縫都可能引發(fā)問題。這個優(yōu)先級決定了你后續(xù)所有操作的分寸。2. 什么該切、什么不該切地層分割的決策邊界2.1 數字地模擬地分家的“傳說”我剛入行時幾乎所有老工程師都會教我一件事模擬地要分開數字地要分開中間用0歐電阻或者磁珠單點連接。這個經驗在當時確實管用但很多人只學了結論沒學前提結果一路用到現在甚至在高集成度、低功耗的現代芯片上硬生生分出了一個災難現場。早期很多ADC、運放的內部結構里模擬電路和數字電路是獨立搭的AGND和DGND在封裝內部并不連通外部不把這兩種地分開處理模擬信號會被數字開關噪聲污染。所以當時的經驗是PCB上把模擬地和數字地分別鋪銅最后匯聚到一顆0歐電阻或磁珠上。但現在絕大多數現代MCU、ADC在芯片內部已經用基板或封裝引線把AGND和DGND連在一起了外部再強切一刀不僅沒隔離反而讓內部本來就相連的地被迫繞一個巨大的回路。所以第一次設計混合信號板卡時第一件事不是急著畫分割線而是翻開你要用那顆芯片的數據手冊找到引腳描述或內部框圖看AGND和DGND到底是不是內部已經相連。內部相連的外部就別再切內部明確獨立的再考慮分割。2.2 到底什么時候才需要把地層切開作為一個默認原則我推薦“能不分地就不分地”?，F代高集成度芯片完整的地平面幾乎總是優(yōu)于被切開的地平面。但確實有幾類場景地層分割是必要且合理的第一類是隔離設計。比如電源模塊原邊副邊之間、總線隔離器件兩側它們之間不僅地要分開整個跨隔離帶的區(qū)域還要進行禁布處理連鋪銅都不能跨過去。這種分割是安全需要沒有猶豫空間。第二類是超高精度模擬前端。24位Sigma-Delta ADC、精密儀表放大器這類對噪聲極度敏感的電路模擬部分通常需要一塊獨立的地且只通過一點與數字地相連。判斷依據還是看數據手冊如果手冊明確說明外部需要分離AGND和DGND那就切。第三類是電源系統(tǒng)跨度過大的情況。比如一塊板子上同時有幾十安培的電機驅動電流和微伏級模擬信號電機地上的大量瞬態(tài)電流會產生地彈噪聲污染模擬地。此時可以給模擬區(qū)切一個小地孤島其余區(qū)域保持完整。除了這三類大多數消費級、工業(yè)級的混合信號板卡用一整塊完整地層往往更省事也更好用。你真正需要做的是在布局上把模擬電路、數字電路、功率電路分區(qū)擺放讓所有信號都遵守“模擬歸模擬、數字歸數字、功率歸功率”的空間紀律。2.3 如果必須分地馬蹄形規(guī)則與單點橋接如果確認必須給地層動刀操作上有一條經典經驗叫“馬蹄形規(guī)則”。形狀上看就是在完整地平面中切出一個類似U型馬蹄的區(qū)域把敏感模擬電路包圍在里面馬蹄的開口方向朝向數字區(qū)或電源區(qū)所有模擬地只在這一個開口處與外界連通。這樣模擬部分的地和數字地之間只有一個連通點回流只能從這個點進出不會形成跨越分割線的環(huán)路。實際在AD里做的時候我習慣用禁布區(qū)Keepout來劃定這個馬蹄形邊界而不是直接畫線切割。先在地層上把模擬部分圈出來畫好Keepout之后再讓對應的地銅箔只在這個區(qū)域內保留區(qū)域外是禁布區(qū)。要注意馬蹄形開口處要留一個足夠寬的銅帶做單點連接寬度通常不小于模擬區(qū)走線總電流所要求的寬度。同時模擬區(qū)內的所有走線、過孔、器件都要嚴格待在圈內任何一根信號線從圈里跨出去都會毀掉再做的一切隔離努力。關于磁珠和0歐電阻也有個細節(jié)磁珠只對某一頻率范圍呈現高阻抗如果真的需要抑制高頻串擾選磁珠要先看阻抗曲線針對你板上噪聲頻率選而0歐電阻本身沒有濾波作用它的作用只是提供一個明確的、可控的單點連接點方便調試時斷開測量。所以如果你是拿不準該用哪個大多數低頻混合信號板用0歐電阻做單點連接就夠了。3. 電源層分割實操AD里完成多電壓域隔離3.1 兩種分割實現方式選哪個電源層分割和地層分割不同地層輕易不切電源層則幾乎必然要切。一塊板子上3.3V、5V、12V、1.8V加上模擬電源AVCC不可能給每個電壓域都單獨分一層只能在電源層里劃分出不同區(qū)域。AD里實現電源層分割有兩條路線我做個對比實現方式層類型操作入口原理適用場景推薦度傳統(tǒng)分割平面Internal Plane負片Board Planning Mode下 Design - Split Plane負片層畫線位置不鋪銅用線把平面劃分成多個區(qū)域團隊長期使用舊流程、需要兼容舊設計文件一般正片鋪銅Signal Layer正片Place - Polygon Pour用多邊形銅箔按區(qū)域鋪銅每個區(qū)域獨立賦值網絡絕大多數新設計強烈推薦正片鋪銅在AD里本質就是鋪銅只不過把它鋪在一個被分配到電源平面的信號層上。它的優(yōu)勢非常直觀銅箔長什么樣、哪里斷開、哪里狹窄所見即所得。而在負片模式下銅箔默認是鋪滿的你畫的每一條線都是“切掉”的部分顯示邏輯完全反過來調試和檢查時很容易看反。我親眼見過有同事在負片層上畫分割線畫完沒注意銅箔連接關系生成Gerber以后才發(fā)現一大塊電源區(qū)域被意外切掉了。3.2 正片鋪銅方案的完整步驟直接給出我現在項目里用的操作流程版本是AD20及以上老版本菜單大同小異第一步在層堆棧管理器里把第三層電源層的層類型確認是Signal正片給層起個名字叫Power。選中第三層在屬性里把Layer Type保持為Signal就可以了不用額外設置。第二步畫隔離帶。在電源層的2D模式下選擇菜單Place - Keepout - Track把所有電壓域的邊界線畫出來。舉個例子如果板子左側是12V電源區(qū)右側是3.3V數字區(qū)那就沿著板卡中間畫一條Keepout線把兩個區(qū)域隔開。Keepout的作用是后續(xù)不管怎么鋪銅銅箔都不會越過這條線。第三步鋪銅。菜單Place - Polygon Pour先在電源層把整個板框輪廓畫一個大銅皮然后在屬性面板里選擇它要屬于的網絡。再把畫銅模式調整為“沿Keepout邊界裁剪”依次處理每個電壓域。更常見的做法是直接在每個被Keepout圈好的區(qū)域內單獨拉一個多邊形銅箔多邊形屬性里指定對應網絡比如3.3V域就選Net 3V35V域就選Net 5V。第四步重鋪銅。每次畫完或改完銅箔必須執(zhí)行Tools - Polygon Pour Manager在彈出的管理器窗口里選擇Repair All把所有多邊形重新鋪一遍。這一步很容易被忽略不改銅箔就不更新在PCB上看起來還是舊形狀一不小心就帶著舊銅出圖了。第五步檢查。按ShiftS切換到單層顯示只顯示電源層再用PCB面板高亮某個網絡就能看到這個電源域的實際覆蓋范圍。重點確認各個域之間沒有搭接、沒有細小的連橋、每個域內至少有一個過孔能通向相關器件的電源引腳。3.3 分割線寬度與隔離帶設計鋪銅之間的隔離帶也就是Keepout畫出來的那條空隙到底留多寬是有講究的。不同電源域之間電壓差不大時比如3.3V和5V之間隔離帶做到20~30mil就夠太窄了DRC容易在鋪銅邊緣報間距錯誤板廠也會覺得加工難度大。如果兩個電源域之間的壓差比較大比如12V和3.3V之間隔離帶建議做到40~60mil留出足夠的爬電距離防止高壓區(qū)域發(fā)生爬電或放電。還有一種情況要特別注意如果板子上有開關電源的開關節(jié)點、PFC升壓后的大電壓銅箔、或者任何與高壓AC相關的區(qū)域那隔離帶寬度就不是按“PCB設計習慣”來定了而是按安規(guī)間距來算該拉多遠就拉多遠同時還要在表層用絲印和阻焊把警告區(qū)標注出來。這部分不展開但原則是寧可多留不要賭。隔離帶畫完后還要記住一個關鍵點隔離帶本身是電源層的一條“縫”它可能會影響鄰近信號層的回流路徑。如果頂層正好有一條高頻信號線橫跨這條隔離帶上方那回流又在電源層被切斷了。所以我鋪電源層之前會回頭檢查一下已經布好的關鍵走線看它們的投影有沒有壓在這條隔離帶上。有的話要么調走線要么調整隔離帶的走向讓縫隙避開關鍵走線下方。4. 銅箔不是畫著玩的焊盤連接與熱焊盤這些細節(jié)4.1 焊盤連接方式熱焊盤的取舍分割完電源層只是萬里長征走了一半。銅箔和元件焊盤怎么連接是另一半最容易踩坑的地方。AD里有兩個規(guī)則管這件事負片平面層用Power Plane Connect Style正片鋪銅用Polygon Connect Style。因為前面推薦正片鋪銅這里重點說后者。兩個規(guī)則都提供三種連接樣式Direct Connect直接連接、Relief Connect花焊盤/熱焊盤、No Connect不連接。直接連接就是銅箔把焊盤整個包住導熱快、過流能力最好花焊盤則是通過四條細銅條把焊盤和銅箔連接起來焊接時熱量不容易被大銅皮導走手工焊接和返修都友好不連接的意思是焊盤與銅箔之間徹底斷開一般用于某些需要絕緣的焊盤。我見過的典型錯誤是為了焊接方便把所有電源網絡都設成很細的花焊盤結果電機驅動這類大電流通道直接在焊盤連接處燒斷了。反過來也有人為了過流把所有連接都改成直接連接結果板子回流焊時大銅皮吸熱嚴重虛焊一片。實用建議是這樣取舍普通信號電源引腳、小電流元件用Relief Connect四條連接銅條每條寬度0.3~0.5mm足夠焊接且不影響導熱大電流通道比如電機相線、電源輸入端、BUCK輸出主電容的焊盤連接改成Direct Connect或者用三條更寬的Relief銅條替代確保過流能力足夠。判斷標準很簡單按1A電流至少需要20mil銅寬估算比如某個焊盤需要過3A電流那連接銅條的總寬度至少要有60mil一條0.5mm的銅條大約20mil花焊盤四根加起來80mil夠用。4.2 最小頸部寬度與大電流檢查電源層分割之后最容易出現的問題是“細脖子”。因為分割邊界是手工畫的銅箔在轉角和窄縫處經常形成一小段極窄的連接肉眼很難發(fā)現但是大電流一過這段細脖子就成了瓶頸。AD里要檢查這些細脖子最直觀的辦法是單層顯示后用布線和銅箔的高亮網絡眼光順著每個電源域的連通路徑走一遍。不過純粹靠肉眼盯太累我的做法是配合規(guī)則檢查在Design Rules里給Clearance設置合理的數值后DRC會把間距違規(guī)的地方標出來如果懷疑某個頸部載流不夠還可以用Tools - Density Map看看電流密度分布雖然這個功能更多用于熱分析但確實能輔助判斷。更實際的處理方式是在分割設計階段就養(yǎng)成一個習慣任何兩個電源區(qū)域之間盡量保持平直的隔離帶不要形成尖銳的凹槽。隔離帶如果是直角折來折去銅箔邊界就容易出現小尖角和小尾巴。這些小尾巴在DRC里不會報錯但板廠在蝕刻時可能腐蝕不干凈造成微量銅屑殘留進而引發(fā)微短路。所以分割線畫好后建議用修銅工具把隔離帶的轉角都修成45度斜角或圓角既規(guī)矩又安全。4.3 跨分割走線的補救縫合電容現實里總會遇到躲不掉的跨分割走線。比如一個SPI信號時鐘線從3.3V數字域出來必須穿過電源層隔離帶的上方到模擬區(qū)去但頂層布線空間已經擠死了繞不開。這種情況下就要用縫合電容來補救?？p合電容的作用是給信號回流在分割縫上提供一個低阻抗的跳板。它本身是一個貼片電容跨接在隔離帶兩邊的銅箔上一端接一邊的電源域通常是3.3V另一端接另一邊的電源域比如AVCC讓高頻回流電流不必繞到隔離帶兩頭而是直接通過這顆電容抄近路回到源端。放下之后有個使用要求要注意這顆電容必須盡量靠近信號線跨過隔離帶的位置一般控制在100~200mil以內才有效。遠了回流繞路的問題又被重新引入。另外電容的諧振點也值得看一眼100nF在幾十兆赫茲范圍內比較實用如果信號是百兆級別的可以考慮1nF甚至100pF的高頻電容。若一個縫上有多根高速線要跨過可以多放幾顆縫合電容但別指望縫合電容能完全替代完整的參考平面它只是降低了傷害不是消除了傷害。這一點想明白你就知道為什么很多老工程師寧可多繞幾根線也不愿讓信號跨過電源層縫隙縫合電容終究是“創(chuàng)可貼”真正治本的辦法是讓關鍵信號不要跨分割。5. 從設計到出廠前分割后的檢查清單與DRC驗證5.1 重鋪銅與銅箔孤島排查從分割實操到出圖中間有一個必不可少但又容易被忽視的動作重鋪銅Repour。AD里每次修改了分割線、移動了器件、改了板框銅箔形狀都不會自動更新必須重新執(zhí)行鋪銅操作。打開Tools - Polygon Pour Manager左側能看到板上所有銅箔的列表右下角有Repour All按鈕。在執(zhí)行Repour All之前建議先在下方的Options里勾選Remove Islands Less Than某個面積值比如0.5平方毫米。這個選項可以把分割后產生的小塊孤立銅箔自動刪除避免“死銅”留在板上。并沒有規(guī)定死銅一定有害但孤立銅箔相當于一個懸浮天線分布電容和耦合噪聲都沒法預判能去掉就去掉。重鋪之后建議做一次網絡高亮檢查。具體操作是在PCB面板里選擇某個電源網絡比如Net 3V3點擊Mask按鈕板子上所有屬于該網絡的銅箔和走線都會被高亮其余部分變暗。此時切換到電源層單層顯示一眼就能看出來這個電源域有沒有被分割成多個互不相連的孤島。如果有DRC里大概率會報Un-Routed Net但有時候不報因為孤島和其他網絡沒有斷路只是和它本來的網絡斷了肉眼檢查最保險。5.2 DRC規(guī)則設置與檢查清單正片鋪銅方案下最常觸發(fā)的是Clearance規(guī)則。不同網絡之間的銅箔間距、銅箔與其他走線、銅箔與過孔的間距都需要被Clearance規(guī)則管住。分割設計時隔離帶上兩個相鄰電源域的銅箔間距通常就是我前面說的20~30mil或40~60mil。DRC默認的6mil間距在電源層這里肯定不夠用所以要單獨給電源層加一條間距規(guī)則或者在差分和網絡分類規(guī)則里給電源網絡設置更大的間距否則DRC會密密麻麻報錯。我的常規(guī)檢查清單是這樣的打開Design - Rules檢查Clearance最小值是否滿足所有層。跑一遍Tools - Design Rule Check重點看Short-Circuit、Un-Routed Net、Clearance、Polygon Connect四類報告。若有多個電源網絡逐個查看DRC報告里有沒有“Isolated Copper”類提示這條對應孤島銅箔。檢查完所有報告后一定要回到PCB里看高亮顯示的報錯位置親手確認是可接受的設計比如有意留下的隔離帶邊緣還是必須修復的問題。這套動作做完至少能杜絕大一半的低級錯誤銅箔短接、電源域之間搭橋、過孔把兩個分割區(qū)域意外連在一起。5.3 輸出Gerber前的內層確認分割設計最終要落到生產文件里Gerber導出前有幾件事必須確認尤其是電源層。先說一個很多新手踩過的坑負片Plane層在Gerber導出時默認勾選和實際銅箔顯示是反的。如果你用的是舊式Split Plane方案打開Fabrication Outputs - Gerber Files后在Layer面板上那個內層要確認Layer Type是Plane并且文件格式設置正確否則板廠做出來的銅箔和你在AD里看到的是鏡像關系。正片方案沒有這個煩惱圖層類型是Signal生成什么就是什么。導出Gerber前建議順手檢查層堆棧文件里各層順序和厚度描述是否正確。很多板廠會要看你的層疊說明尤其是四層板第二層和第三層的介質厚度直接影響阻抗控制。雖然本文重點不是做阻抗設計但電源層和地層之間的介質厚度也影響平面電容和去耦效果所以給板廠提供的疊層說明里一定要把L2地、L3電源這兩層的銅厚和中間介質厚度標清楚。最后用Gerber預覽工具AD自帶的CAM編輯器或外部ViewMate打開生成的電源層文件放大到分割區(qū)域親眼確認銅箔覆蓋范圍和隔離帶是符合預期的再發(fā)給板廠。這一步不花幾分鐘但能攔住一堆“看起來沒問題”的隱患。6. 一個完整復盤混合信號控制板的電源與地分割6.1 板卡情況與布局分區(qū)這塊板子是一個100x80mm的四層控制板核心芯片是STM32F4系列MCU外擴一顆24位Sigma-Delta ADC電機部分是一路小型H橋驅動工作電壓12V板載一顆5V LDO和一顆3.3V LDO另外給ADC單獨提供一路3.3V模擬電源AVCC。疊層用的就是方案ATop信號層、L2完整地、L3電源層、Bottom信號層。布局階段我就把板子橫著分成三個區(qū)左側12V電機驅動區(qū)中間數字控制區(qū)右側模擬信號采集區(qū)。12V的DCDC和H橋放在最左側STM32放在中間ADC和模擬調理電路放在最右側三個分區(qū)之間用明顯的鋪銅禁布帶做物理分隔。底層只放低速配置電阻和調試排針。6.2 電源層分割和地層處理的做法電源層L3被我用Keepout分割成三個電壓域左側一大片12V_M中間和右側一部分是3V3數字域右側單獨一小塊是3V3_AVCC模擬域。12V_M和3V3之間隔離帶留45mil3V3數字域和AVCC模擬域之間隔離帶留25mil。地層L2我始終沒有動整層完整鋪GND。理由是已經在數據手冊上確認過這顆24位ADC的AGND和DGND在封裝內部本來就是同一個地強行分地只會讓回流繞路。真正把模擬區(qū)和數字區(qū)隔開的是布局上的物理分區(qū)是信號走線從數字區(qū)跨到模擬區(qū)時所有走線都經過的明確路徑是ADC下方那一小塊干凈的地。頂層的模擬輸入信號從右側進來ADC的電源和地都通過過孔直接下到L3的AVCC域和L2的完整地平面。所有數字信號線都走中間和左側區(qū)域沒有一根走線橫跨電源層隔離帶到模擬區(qū)去跨域的信號統(tǒng)一經過中間的低速隔離地帶。這套做法下來地層沒切但模擬部分的環(huán)境其實比很多“切地”方案更干凈。6.3 實測結果與復盤反思板子回來后我直接用示波器測了3.3V數字電源的紋波電機靜止時大約38mVp-p電機全速運行時升到75mVp-p但ADC采樣值幾乎沒有出現跳變。而之前用兩層板做同樣功能時電機一啟動ADC讀數就能跳十幾個LSB。四層板加完整地平面之后這個跳變被壓到了一個LSB以內。單獨看模擬域AVCC紋波也就是30mVp-p上下。這次復盤讓我對“模擬地必須分開”這句話有了更深的理解。以前做兩層板因為沒有完整地平面地阻抗高、回流路徑長確實需要把模擬地單獨摳出來保護。到了四層板完整地平面的地阻抗已經很低再把地切開等于親手毀掉了一個寶貴的低阻抗參考面。真正需要保護的不是模擬地的“名字”而是模擬信號回路里流經的噪聲。如果你正打算在AD里動手分割我的建議是把每一步分割都當成一次需要理由的決策切這一刀是為了隔開什么噪聲如果不切回流路徑會不會被破壞想清楚這兩個問題再去動線成功率會高很多。另外還有一個實操小技巧分割線畫好之后先把所有銅箔重鋪一遍再開始布關鍵信號線和放過孔這樣能避免后放的過孔無意中把兩個電源域短接——等板子做出來才發(fā)現短路就真的只能飛線了。