目錄1. SGMII概述2. SGMII工作原理3. 硬件設計要點4. SGMII測試方案4.1. 眼圖測試4.2. 功能與協(xié)議測試4.3. 接口與電氣測試1. SGMII概述SGMII 的全稱是 Serial Gigabit Media Independent Interface即 串行千兆媒體獨立接口。SGMII串行千兆介質(zhì)無關(guān)接口是一種用于千兆以太網(wǎng)1Gbps的串行接口標準旨在通過減少引腳數(shù)量和簡化設計實現(xiàn)MAC層與PHY芯片之間的高速通信。其核心作用包括引腳精簡采用差分串行信號將數(shù)據(jù)線從GMII的8位減少到1對發(fā)送 1對接收顯著節(jié)省PCB面積。高速傳輸通過嵌入時鐘與數(shù)據(jù)編碼技術(shù)支持1Gbps速率信號速率1.25Gbps。長距離支持適合背板或光模塊應用傳輸距離可達數(shù)米銅纜或千米光纖。SGMII的前身 GMII 是并行接口需要8根數(shù)據(jù)線TXD[7:0]和時鐘線來傳輸數(shù)據(jù)在千兆速率下時鐘頻率高達125MHz布線數(shù)量多易產(chǎn)生信號同步和干擾問題。接口信號類型數(shù)據(jù)線數(shù)量時鐘適用場景GMII并行8位TXD[7:0]RXD[7:0]獨立隨路時鐘板上短距離直連SGMII差分串行TX_P/N RX_P/N2對差分內(nèi)嵌時鐘無獨立時鐘線背板、光模塊、長PCB走線SGMII IP遵循《Serial-GMII Specification V1.7》與《IEEE 802.3-2008》規(guī)范。SGMII IP特性支持10/100/1000Mb/s GMII接口支持自協(xié)商同步支持MDIO控制接口支持半雙工與全雙工模式支持獨立的SERDES調(diào)試接口支持運行狀態(tài)與自協(xié)商結(jié)果輸出2. SGMII工作原理SGMII的基準時鐘頻率為625 MHz在時鐘信號的上升沿和下降沿采樣DDR雙倍數(shù)據(jù)速率電平采用LVDS標準?；鶞蕰r鐘RXCLK可由PHY提供為可選信號僅無時鐘場景給MAC側(cè)使用正常工作時不使用RXCLK接收端依靠CDR從串行數(shù)據(jù)流里恢復時鐘MAC芯片SGMII接口寄存器配置后可直接作為獨立SerDes使用物理兼容實現(xiàn)MAC-to-MAC直連無需外接PHY基準時鐘仍為625MHz1. SGMII速率基準時鐘625 MHzDDR雙邊沿采樣 → 每秒采樣點 625M × 2 1.25G Baud 8B/10B編碼10bit符號承載8bit有效數(shù)據(jù)有效千兆速率 1.25Gbps*8/10 1Gbps2. SGMII自協(xié)商支持鏈路速度和雙工模式的自動協(xié)商例如協(xié)商是否工作在100Mbps或10Mbps模式下為適配低速率10/100 MbpsSGMII在PCS層之上對每個字節(jié)進行重復100 Mbps每個字節(jié)重復10次10 Mbps每個字節(jié)重復100次3. 時鐘恢復PHY或MAC集成CDR時鐘數(shù)據(jù)恢復電路從數(shù)據(jù)流中提取時鐘4. 配置信息傳輸除了傳輸數(shù)據(jù)幀SGMII還能在帶內(nèi)傳輸PHY的狀態(tài)和控制信息如鏈路狀態(tài)、雙工模式3. 硬件設計要點AC耦合電容電容最常見的應用是并聯(lián)在電源引腳用于去耦和濾波。然而在高速通信信號線中串聯(lián)電容設計卻有著獨特作用。隔直通交阻斷發(fā)送端疊加的直流分量避免與接收端獨立偏置沖突改善信號完整性通過阻抗?jié)u變降反射、RC 電路平滑邊沿抑過沖。2. 獨立時鐘源使用低抖動晶振如±50ppm提供125MHz參考時鐘若PHY需外部時鐘4. SGMII測試方案SGMII的測試參數(shù)主要涵蓋物理層眼圖測試參數(shù)、功能與協(xié)議測試參數(shù)以及接口與電氣測試參數(shù)三個維度。4.1. 眼圖測試1. SGMII眼圖模板點位X(UI)X(時間,ps)Y(差分電壓,mV)P1 左尖點-0.35 UI-2800P2 左上點-0.10 UI-80150P3 右上點0.10 UI80150P4 右尖點0.35 UI2800P5 右下點0.10 UI80-150P6 左下點-0.10 UI-80-1502. SGMII眼圖上下邊界模板邊界X(UI)X(時間,ps)Y(差分電壓,mV)上邊界左-0.50 UI-400400上邊界右0.50 UI400400下邊界左-0.50 UI-400-400下邊界右0.50 UI400-4004.2. 功能與協(xié)議測試參數(shù)主要用于驗證SGMII接口的通信邏輯與數(shù)據(jù)轉(zhuǎn)發(fā)能力核心參數(shù)包括1. 自協(xié)商參數(shù)包括速率10/100/1000Mbps、雙工模式全雙工/半雙工和流控參數(shù)。測試時需驗證自協(xié)商Auto-Negotiation過程的正常握手與參數(shù)匹配。2. 環(huán)回測試參數(shù)包括PMA環(huán)回內(nèi)部環(huán)回通常需3.1ms左右驗證通過和外部環(huán)回外環(huán)或互通通常需3.5ms左右驗證通過的時延與誤碼率。3. 數(shù)據(jù)幀測試參數(shù)包括前導碼Preamble如7個551個D5的接收與識別、幀校驗序列FCS的校驗、以及異常幀如幀尾TX_ER拉高的處理邏輯。4. 狀態(tài)監(jiān)測參數(shù)通過狀態(tài)向量StatusVector或寄存器狀態(tài)如Link狀態(tài)、XMIT狀態(tài)監(jiān)測鏈路連通性與工作狀態(tài)。正向回環(huán)反向回環(huán)4.3. 接口與電氣測試適用帶獨立RXCLK隨路時鐘的老式SGMII并行時序標準CDR內(nèi)嵌時鐘SGMII硬件指標可參考但時序預算模型不同1. 驅(qū)動器driver參數(shù)符號最小值最大值單位測試說明差分輸出電壓Vod150400mV差分峰峰值輸出共模電壓Vos10751325mV單端直流電位單端輸出阻抗—40140Ω驅(qū)動源內(nèi)阻上升/下降時間(20%~80%)trise/tfall100200ps差分信號邊沿時鐘占空比(625MHz)clock4852%DCD占空比失真控制差分對內(nèi)偏移tskew1—20psP/N兩根線50%點延時差時鐘到數(shù)據(jù)有效窗口tclock2q250550ps時鐘沿到數(shù)據(jù)有效區(qū)間2. 接收器reciver參數(shù)符號最小值最大值單位說明輸入單端電壓范圍Vi6751725mV輸入共模電壓區(qū)間差分閾值Vidth-5050mV識別0/1最小差分電壓差分遲滯Vhyst25—mV抗噪聲遲滯差分輸入阻抗Rin80120ΩPCB匹配100Ω差分阻抗目標建立時間tsetup100—ps數(shù)據(jù)先于時鐘穩(wěn)定時長保持時間thold100—ps時鐘過后數(shù)據(jù)維持時長3. 時序測試項目數(shù)值單位驅(qū)動器有效窗口500ps峰峰值靜態(tài)封裝偏移100ps峰峰值接收器建立時間100ps峰峰值剩余余量窗口300ps峰峰值